Perancangan Algoritma Rsa Crt Menggunakan Vhdl
Total View This Week0

Institusion

Universitas Komputer Indonesia

Author

Kusumawardhana, Adhitya

Subject

004_Data Processing & Computer Science 

Datestamp

2020-11-05 04:16:10 

Abstract :
Pada penelitian ini dilakukan perancangan perangkat keras algoritma RSA CRT yang diimplementasikan pada Field Programmable Gate Array (FPGA). Pada perancangannya diutamakan operasi perhitungan paralel sehingga mencapai speed optimum. Spesifikasi algoritma yang digunakan dalam perancangan adalah spesifikasi Algoritma RSA CRT yang telah diimplementasikan pada perangkat lunak, diantaranya masukan dan keluaran blok data adalah 128 bit dengan lebar kunci 128 bit. Perancangan dilakukan dengan menggunakan Very High Speed Integrated Circuit (VHSIC) High Description Language (VHDL). Simulasi dilakukan menggunakan ModelSim 10.1d dan diimplementasi pada Development Board DE2 Altera Cyclone II Tipe EP2C35F672C7. 

File :
UNIKOM_Adhitya Kusumawardhana_Cover.pdf
UNIKOM_Adhitya Kusumawardhana_Lembar Pengesahan.pdf
UNIKOM_Adhitya Kusumawardhana_Bab V.pdf
UNIKOM_Adhitya Kusumawardhana_Daftar Pustaka.pdf
UNIKOM_Adhitya Kusumawardhana_Lembar Persetujuan Publikasi.pdf
UNIKOM_Adhitya Kusumawardhana_Lembar Keaslian.pdf
UNIKOM_Adhitya Kusumawardhana_Kata Pengantar.pdf
UNIKOM_Adhitya Kusumawardhana_Daftar Isi.pdf
UNIKOM_Adhitya Kusumawardhana_Bab I.pdf
UNIKOM_Adhitya Kusumawardhana_Bab II.pdf
UNIKOM_Adhitya Kusumawardhana_Bab III.pdf
UNIKOM_Adhitya Kusumawardhana_Bab IV.pdf